Layout of ICs and PCBs

Die Anordnung und Verbindung von Komponenten in einem Chip oder auf einer Leiterplatte stellt eine nicht zu unterschätzende Herausforderung beim Systementwurf dar. Es ergeben sich viele Varianten, die bei genauerer Betrachtung aber erhebliche Abweichungen bei der Signalgeschwindigkeit, Störanfälligkeit und nutzbaren Bandbreite aufweisen. Die Lehrveranstaltung gibt einen Überblick über manuelle und automatisierte Verfahren sowohl auf Chip- als auch auf Leiterplattenebene. Aufbauend auf dem Wissen aus dem Modul "Elements of Integrated Circuits" führen die Teilnehmenden eigene Entwürfe durch und stellen diese als Prüfungsleistung detailliert vor.

Die Lehrveranstaltung besteht aus Seminar und Praktikum.

Die Lehrveranstaltung wird in englischer Sprache gehalten.

Anmeldung

Die Anmeldung erfolgt in OPAL: Einschreibung. 

Lehrinhalte

• Auswahl und Platzierung von Komponenten
• Trassierung von Verbindungsleitungen
• Optimierungsalgorithmen für Platzierung & Trassierung
• Tools zum automatischen Layout
• Lagenaufbau von Integrierten Schaltkreisen (ICs) und Leiterplatten (PCBs)
• Bestückung Chiplet/Chip bzw. Chip/PCB
• Berücksichtigung der elektromagnetischen Verträglichkeit
• Berücksichtigung der Testbarkeit beim Layout

Prüfung

Die Prüfung besteht aus einem Schaltungskonzept und einem Layoutentwurf sowie deren mündlicher Verteidigung. Einzelheiten werden im Seminar bekannt gegeben.

Das Vorlesungsverzeichnis wird momentan überarbeitet. (Freischaltung 31.08.2026 00:00 Uhr)