Pressemitteilung vom 07.02.2001

CeBIT 2001: Kampf dem "Design-Gap"

Computerchips mit bis zu 100 Millionen Transistoren herzustellen, ist heute in vielen Hightech-Schmieden durchaus möglich. Problematischer gestaltet sich jedoch der Entwurf und dessen Überprüfung. Bei Chips mit vielen Millionen Transistoren vergehen dafür Wochen oder sogar Monate: "Es existiert eine große Lücke zwischen den technologischen Möglichkeiten und der Entwurfsproduktivität", erklärt der Chemnitzer Informationstechniker Prof. Dr. Dietmar Müller. In der Mikroelektronik spricht man deshalb vom sogenannten "Design-Gap". Mit einer neuartigen Modellierungsmethode von Computerchips gelang es nun einem Team von Wissenschaftlern der TU Chemnitz, das von Prof. Müller geleitet wird, diesen Design-Gap zu verkleinern. Erstmals werden die Chemnitzer ihre Forschungsergebnisse vom 22. bis 28. März 2001 auf der CeBIT in Hannover (Halle 16, Stand B 23, Gemeinschaftsstand "Forschungsland Sachsen") vorstellen. Diese Lösung verkürzt die Entwicklungszeiten um ein Vielfaches und erhöht die Entwurfsicherheit.

Was verbirgt sich hinter der Chemnitzer Entwicklung? Ein Computerchip enthält eine Menge hochkomplexer Funktionsblöcke, welche permanent und sehr schnell untereinander Informationen austauschen. Dazu nötig sind Informationssender und -empfänger, welche die gleichen "Verpackungsregeln" dieser Informationen in einem Datenstrom kennen und anwenden. Diese Verpackungsregeln, die auch als Kommunikationsprotokoll bezeichnet werden, haben entscheidenden Einfluss auf die Geschwindigkeit der Informationsübertragung zwischen den Funktionsblöcken und damit auf die Leistung des Chips. Andererseits bestimmt die Komplexität der Kommunikationsprotokolle den Entwurfsaufwand für die Implementierung und Überprüfung entsprechender "Datenverpacker und -entpacker".

Mit dem an der Professur Schaltungs- und Systementwurf der TU Chemnitz entwickelten Synthesewerkzeug MODIS ist es nun erstmals möglich, solche Kommunikationsprotokolle als Bestandteil der Systemspezifikation in den Entwurf hochkomplexer Systeme zu integrieren. Der Chip-Designer kann in kürzester Zeit verschiedene Kommunikationsprotokolle für den Informationsaustausch zwischen Funktionsblöcken bewerten und Alternativen studieren. Basierend auf einer von ihm vorgegebenen Protokollspezifikation können Hardwareimplementierungen sowohl für den entsprechenden "Datenverpacker" als auch für den "Datenentpacker" generiert werden. Dieser Entwurfsschritt erfolgte bisher in der Regel manuell. Langwierige Implementierungs- und Überprüfungsphasen waren die Folge, da Datenpacker und -entpacker für Entwurfsfehler anfällige und nur mit großem Aufwand zu überprüfende Komponenten darstellen. MODIS erzeugt diese Hardwareimplementierungen ab jetzt nicht nur im gleichen Syntheseschritt, sondern sichert auch die Konsistenz von Datenpacker und -entpacker zu den "Verpackungsregeln" des Datenstroms durch das sogenannte "Correctness by Construction"-Prinzip. Diese Konsistenz musste bisher ebenfalls durch langwierige Simulationen nachgewiesen werden.

Weitere Informationen: TU Chemnitz, Fakultät für Elektrotechnik und Informationstechnik, Reichenhainer Straße 70, 09107 Chemnitz, Prof. Dr. Dietmar Müller, Telefon 03 71/5 31-31 95, Fax 03 71/5 31-31 93, E-Mail: dietmar.mueller@infotech.tu-chemnitz.de oder auf der CeBIT vom 22. bis 28. März 2001 in Hannover, Halle 16, Stand B 23 "Forschungsland Sachsen".