BMBF-Projekt: URANOS - Analysemethoden für den Entwurf anwendungsrobuster nanoelektronischer Systeme
Inhalt
Methodikentwicklung für die Erstellung ausführbarer Referenzmodelle von System-on-Chip, mit deren Hilfe die Verifikation von Host Controller-Implementierungen, die HW- und SW-Komponenten (wie beispielsweise Serial ATA) aufweisen, erfolgen kann. In der virtuellen Umgebung wird die Konformitätsprüfung des Systementwurfs mit den realen Systemanforderungen ermöglicht.
- Erstellung von Referenzmodellen von CPU und peripheren Komponenten für die funktionale Verifikation von SW-Treibern und Compliance-Checks zu Host Controller Standards
- Modellierung von Verlustleistung/System Power Management Funktionen auf hoher Abstraktionsebene (System Sleep/Wakeup States)
Ergebnisse
- Zur Erlangung von Spezifikationsdaten zur Referenzmodellerstellung wurden vom Projektpartner zur Verfügung gestellte FrameMaker Spezifikationsdokumente erfaßt und in einer gemeinsamen Datenbasis abgelegt.
- Die Datenbasis dient als Ausgangspunkt für die Generierung von verifikationsrelevanten Hard- und Softwarekomponenten, welche als Teil eines Referenzmodells fungieren oder mit einem solchen zusammenarbeiten. Beispielsweise wurden bereits vollständige Registerbeschreibungen auf Register-Transfer-Level generiert. Die dadurch entstehende Konsistenz zwischen Spezifikation und Hardwarekomponente hilft Fehler beim Design zu vermeiden und den Verifikationsaufwand einzuschränken.
Kooperationspartner
- AMD Saxony, Dresden
Tags
Laufzeit
July 2005
June 2008
