Pressemitteilung vom 22.02.2001

CeBIT 2001: Der Turbolader in der Bildverarbeitung

Die Bildverarbeitung stößt heute immer noch an Grenzen der Rechengeschwindigkeit von Computern. So verlängert zum Beispiel die Auswertung der Bildinformationen einer Überwachungskamera an einer Taktstraße unter Umständen sogar deren Taktzeit. Im Klartext: Würde die Bildverarbeitung schneller ablaufen, wäre der Produktionsausstoß höher. Der Chemnitzer Firma ISYTEC, die 1998 unter anderem von zwei Chemnitzer Uni-Absolventen gegründet wurde, gelang nun ein wichtiger Schritt in dieser Richtung. Sie entwickelten in Kooperation mit der Professur Schaltungs- und Systementwurf der TU Chemnitz ein neues grafisches Entwurfssystem für FPGA-basierte Bildverarbeitungsapplikationen. Erstmals wird dieses System vom 22. bis 28. März 2001 auf der CeBIT in Hannover (Halle 16, Stand B23, "Forschungsland Sachsen") vorgestellt.

FPGAs (Field Programmable Gate Array) sind frei programmierbare Logikbausteine, mit denen beispielsweise beim Chipentwurf Schaltungen rasend schnell überprüft werden. Die Chemnitzer Entwicklung mit dem Namen GDS (Graphical Design System) ermöglicht es nun, dass auch Bildverarbeiter die "Turboeigenschaften" dieser FPGAs nutzen können. Ohne tiefgreifende Hardwarekenntnisse dieser FPGAs können Bildverarbeiter die Beschreibung dieser Logikbausteine selbst vornehmen. Sie müssen lediglich aus elektronischen Bibliotheken die benötigten Bildverarbeitungsallgorithmen heraussuchen und mit wenigen Mausklicks in Form eines Signalflussgraphen zusammenstellen. Das System GDS erstellt daraus automatisch das passende effiziente Design für die Schaltung zur Bildverarbeitung, die nach Aussage der Entwickler bis zu zehntausendmal schneller abläuft als auf einem Personalcomputer.

Weitere Informationen: ISYTEC Integrierte Systemtechnik GmbH, Friedrich-Naumann-Straße 8, 09131 Chemnitz, Telefon (03 71) 4 79 25 08, Fax (03 71) 4 79 25 09, E-Mail info@isytec.com , http://www.isytec.com