Lehrveranstaltung Physikalischer und elektrischer Entwurf
Die Einschreibung erfolgt über die OPAL-Plattform, auf der Sie auch weitere Informationen zum Kurs finden.
Studieninhalte
Vorlesungskomplexe-
Teil 1: Physikalischer Entwurf
- Entwicklungsprozess und Abstraktionsebenen
- Ausgewählte Technologien und Topologie
- Schichttechnologien
- Bipolartechnologien
- MOS- und CMOS-Technologie
- BiCMOS-Technologie
- Konstruktionsrichtlinien und Entwurfsregeln
- Begründung und Einflussfaktoren
- Ableitung der Entwurfsregeln
- Anwendung der Entwurfsregeln
- Rechnerunterstützung und Datenträgererzeugung
- Entwurfsregelkontrolle und Extraktion
- Sonderregeln
- Layoutgestaltung
- Chipgestaltung (Groblayout, Feinlayout, Platzierung, Trassierung)
- Randgestaltung (und Gehäusefragen)
- Test-, Masken- und Sonderstrukturen
- Maßnahmen zur Ausbeute- und Qualitätssicherung
- Skalierung
- Notwendigkeit der Strukturverkleinerung
- Auswirkungen der Skalierung auf elektrische Parameter und Zuverlässigkeit
- Entwurfsmethoden und ASICs
- Wirtschaftlichkeitsbetrachtungen
- Flächenoptimierter Entwurf
- Symbolische Verfahren und Kompaktierung
- Standardisierte Entwurfsmethoden (Standardzellen, Array-Entwurf, Zellorienterter Entwurf, Sea of Gate)
- Automatisierte Entwurfsmethoden
- Layoutsythese und Datenformate
Teil 2: Elektrischer Entwurf
- Zielstellung und Anforderungen
- Vorhersage- und Bestätigungssimulation
- Bauelementemodelle
- Elektrische Beschreibung des Bauelementeverhaltens
- Modellparametersätze und Klassifikation
- Parameterextraktion (Diode, BJT, MOST, SFET, MESFET)
- Makromodelle
- Schaltungsentwurf und Netzwerkanalyse
- Zielstellung und Schaltungsbeschreibung
- Grundlagen der statischen und dynamischen Analyse, Algorithmen
- Konvergenzprobleme
- Programmaufbau und Programmablauf (Programmbeschreibung: SPICE, ELDO)
- Logikentwurf und Logiksimulation
- Zielstellung und Grundelemente
- Zeit- und Signalwertmodelle
- Syntax und Programmbeschreibung
- Erkennen und Beseitigung von Hazards
- Prüffreundlicher Entwurf und Testung
- Fehlerursachen und Fehlermodelle
- Erarbeiten von Prüfbitfolgen (Testpattern)
- Testhilfen und Testmethoden
- Speichertestmethoden
- Komplexpraktikum
- Dimensionierung und elektrische Simulation einer digitalen Schaltung
- Feinlayoutentwurf nach gegebenen Entwurfsregeln
- Netzwerkextraktion und -vergleich (LVS)
- ggf. Extraktion der parasitären Kapazitäten (PEX)
- Komplexpraktikum Mikroelektronik
Studiengänge / -gruppen
- Pflichtfach im 5. und 6. Semester des Bachelor-Studiengangs Elektrotechnik und Informationstechnik - Berufsfeld Mikrosysteme und Nanoelektronik (B_ETMN5 bzw. B_ETMN6)
Zeitplan aktuelles Semester
| LV | Wochentag | Seminargruppen | Zeit | Ort | Beginn |
|---|---|---|---|---|---|
| V | donnerstags | B_ETMN5 | 09:15-10:45 Uhr | C25.366 | 16.10.2025 |
| Ü | donnerstags, 1. Wo | B_ETMN5 | 07:30-09:00 Uhr | C25.366 | 23.10.2025 |
Lehrmaterialien
- Vorlesungsfolien (werden ausgedruckt bereitgestellt)
- 1 - Überblick Mikroelektronik
- 2 - Layouterzeugung
- 3 - Topologische Entwurfsregeln
- 4 - Simulation
- 5 - Logiktest
- 6 - Speichertest
- 7 - Bauelementemodelle
- 8 - Sonderstrukturen
- 9 - Matching
- 10 - Skalierung
- 11 - Zuverlässigkeit
- Praktikumsunterlagen
- Anleitung Komplexpraktikum (3)
- Prozessdaten Komplexpraktikum (in Anleitung enthalten)
- Rules-Datei Komplexpraktikum (nur zur Information)
- Hinweise zum Remote-Praktikum
Prüfung aktuelles Semester
| Termin: | individuell |
|---|---|
| Raum: | C25.322 (alt: 2/W322) |
| Typ: | mündliche Prüfung, jeweils 30 min |
| Prüfer: | DI Ramsbeck |
| Beisitzer: | DI Loebel |
