SyreNe > Teilprojekte

Verbundprojekt im Rahmen des BMBF-Programms
Mathematik für Innovationen in Industrie und Dienstleistungen

Systemreduktion für IC Design in der Nanoelektronik (SyreNe)

Teilprojekt 5: Kopplung von numerisch/symbolischen Reduktionsverfahren zur Generierung parametrisierter Modelle nanoelektronischer Systeme




    Teilprojektleiter:




      Komplexe technische Systeme wie die hier betrachteten nanoelektronischen Systeme bestehen im Allgemeinen aus unterschiedlichen Komponenten, die über eine Topologie miteinander gekoppelt sind. Je nach Genauigkeitsanforderungen existieren für die Halbleiterelemente unterschiedliche Modelle, die je nach Modellierung z.B. als DAEs oder PDEs in unterschiedlich komplexen Beschreibungen vorliegen. Das Gesamtsystem -- gegeben durch die Kopplung der Teilsysteme -- hat somit eine hierarchische Struktur. Ziel in diesem Teilprojekt, welches vom Fraunhofer-Institut für Techno- und Wirtschaftsmathematik (ITWM) bearbeitet wird, ist es, diese hierarchische Struktur so auszunutzen, dass gezielt bestimmte numerische oder symbolische Reduktionstechniken für entsprechende Teilsysteme eingesetzt werden können.

      Am ITWM werden sowohl numerische insbesondere aber auch symbolische Modellreduktionsverfahren für komplexe Systeme entwickelt und angewendet. Die symbolischen Reduktionstechniken sind Kern des vom ITWM entwickelten Softwarepaketes Analog Insydes, welches als Entwicklungsplattform in diesem Teilprojekt dient. Symbolische Methoden zur automatischen Generierung von reduzierten Verhaltensmodellen gehen von einer Netzlistenbeschreibung aus, die unter Verwendung von graphentheoretischen Methoden (z.B. modifizierte Knotenanalyse) auf ein symbolisches DAE-System abgebildet werden. Bei diesem Vorgehen verliert man jedoch die hierarchische Strukturinformation. Sollen Teile des Systems mit symbolischen und andere mit numerischen Reduktionsverfahren behandelt werden, ist die Ausnutzung der hierarchischen Struktur unabdingbar. Aus diesem Grund soll der symbolische Modellierungsprozess für hierarchische Systeme erweitert werden. Dies ermöglicht dann eine Zerlegung der Systemgleichungen in mehrere kleinere Teilprobleme sowie einen koppelnden Anteil. Dieses Vorgehen erlaubt somit die Anwendung von unterschiedlichen Lösungs- und Approximationsverfahren auf den jeweiligen Teilproblemen. Die so reduzierten Systeme können schließlich wieder zu dem reduzierten Verhaltensmodell zusammengefügt und in eine geeignete Verhaltensbeschreibungssprache (z.B. VHDL-AMS, Verilog-A) übersetzt werden.

      Zunächst wird durch Einführung eines hierarchischen Modellierungsansatzes die Grundlage geschaffen werden, die für eine Zerlegung des Systemmodells in kleinere Teilprobleme sowie einem Kopplungsproblem notwendig ist. Darauf aufbauend sind dann die in Analog Insydes bereits vorhandenen DAE-Löser derart zu erweitern, dass die hierarchische Gleichungsstruktur ausgenutzt wird. Dies ermöglich zusätzlich die Einbindung externer Löser für jene Schaltungsanteile, die auf einer PDE-Beschreibung beruhen. Schließlich sind für die unterschiedlichen Komponenten geeignete symbolische oder numerische Reduktionsverfahren auszuwählen. Hierbei sollen insbesondere die in den anderen Teilprojekten erarbeiteten numerischen Reduktionstechniken zum Einsatz kommen. Darüber hinaus wird untersucht, inwieweit die nichtlinearen symbolischen Approximationstechniken, die bislang für DAE-Systeme entwickelt wurden, auch auf diskretisierte Beschreibungen von PDE-Modellen anwendbar sind. Die reduzierten Teilsysteme werden schließlich zu einem reduzierten Gesamtmodell zusammengefügt, welches in eine in Abstimmung mit den Projektpartnern festgelegte Verhaltensbeschreibungssprache übersetzt wird.

      Meilensteine
      • [J 1] Konzepterstellung für einen hierarchischen Modellierungsansatz im symbolischen Modellreduktionsprozess.
      • [J 2] Erweiterung der vorhandenen Löser zur Berücksichtigung der hierarchischen Struktur und Einbindung externer PDE-Löser.
      • [J 3] Anwendung der symbolischen und numerischen Reduktionstechniken.