SyreNe > Teilprojekte

Verbundprojekt im Rahmen des BMBF-Programms
Mathematik für Innovationen in Industrie und Dienstleistungen

Systemreduktion für IC Design in der Nanoelektronik (SyreNe)

Teilprojekt 1: Modellreduktion zur gekoppelten Simulation von ICs




    Teilprojektleiter:




      Dieses Teilprojekt verfolgt den Ansatz, ein nichtlineares Gesamtmodell (nach geeigneter Diskretisierung) zu reduzieren. Die Reduktion des Gesamtsystems ist aus praktischer Sicht deshalb interessant, weil die Adaption des Approximationsniveaus der Bauelement-Simulation an die Genauigkeit der Schaltungssimulation dem Reduktionsverfahren überlassen bleibt.

      Das Gesamtsystem besteht hier aus einem Schaltkreis mit Halbleiterbauelementen. Die Halbleiterbauteile werden dabei (zunächst) entweder durch das (quasi)stationäre oder instationäre Drift--Diffusions Modell (DD Modell) beschrieben.

      Die numerische Simulation solcher PDAE-Systeme ist Gegenstand aktueller Forschung [29,55,59,60]. Nach Semidiskretisierung im Ort sind diese hochdimensional, besitzen jedoch sehr viel Struktur. Die numerische Lösung solcher Systeme ist äußerst Rechenzeit-intensiv.

      Da es sich bei dem resultierenden Gesamtsystem um ein instationäres PDAE System handelt, wird die Schnappschuss-Variante von POD als simulationsbasierte Reduktionstechnik eingesetzt, siehe etwa [35], wo die Einsatzmöglichkeiten dieses Zugangs beschrieben und diskutiert werden.

      Die Reduktionsmethode wird konzipiert und entwickelt für Schaltkreise mit endlich vielen Bauelementen, zunächst jedoch validiert für einen Schaltkreis mit nur einem Halbleiterbauelement, welches durch das eindimensionale instationäre DD Modell beschrieben wird. Dieses Vorgehen gibt zeitnah Aufschluss über die Möglichkeiten und Beschränkungen dieses MOR Zugangs.

      Ferner gestattet es früh, die MOR Ansätze aus diesem Teilprojekt und den Teilprojekten TP2, TP3 zu vergleichen und ggf. die Strategie für die Bearbeitung der nachfolgenden Meilensteine zu modifizieren. Bei erfolgreicher Validierung wird die Methode zur Bereitstellung reduzierter Modelle für Schaltkreise des Industriepartners verwendet.

      Meilensteine
      • [J 1-2] Schnappschuss-POD gemäß [35] für einen RLC-Schaltkreis mit einem Halbleiterbauelement, welches mit Hilfe des eindimensionalen DD Modells beschrieben wird. Die mathematische Modellierung erfolgt dabei gemäß [15] für das stationäre und gemäß [59] für das instationäre DD Modell. Die örtliche Diskretisierung des DD Modells basiert auf der Methode von Gummel [31]. Numerischer Vergleich mit einem RLC-Schaltkreis mit einem Halbleiterbauelement, in dem das Bauelement durch ein reduziertes (quasi-- oder instationäres) DD Modell ersetzt wird.
      • [J 2-3] Entwicklung eines reduzierten Modells für Schaltkreise der Industriepartner. Dazu müssen auch örtlich 2- und 3-dimensionale DD Modelle in die numerische Simulation integriert werden. Dies ist sehr simulationsintensiv, da die Informationsbasis für die Modellreduktion einen möglichst großen Eingabebereich (Strom- und Spannungsquellen) abdecken sollte.
      Neben der Bearbeitung dieser Kernaufgaben werden die entstehenden PDAEs numerisch analysiert. Von besonderem Interesse wird dabei sein, ob, und falls wie, sich die Techniken aus [42] zur Abschätzung des Approximationsfehlers von POD reduzierten Modellen auf PDAEs übertragen lassen. Ferner wird analysiert, ob, und falls, in welchem Umfang, sich die Systemeigenschaften des PDAE-Systems auf sein reduziertes Pendant übertragen.