Anzahl: 5 10 25 50 100 Alle
Seiten: << < 1 .. 42 43 44 45 46 .. 50 > >>
InProceedings
1998
Wolfram Hardt and Bernd Kleinjohann
Flysig: Dataflow Oriented Delay-Insensitive Processor for Rapid Prototyping of Sinal Processing
IN 9th IEEE International Workshop on Rapid System Prototyping (RSP'98), IEEE Computer Society, June 1998.
Flysig: Dataflow Oriented Delay-Insensitive Processor for Rapid Prototyping of Sinal Processing
IN 9th IEEE International Workshop on Rapid System Prototyping (RSP'98), IEEE Computer Society, June 1998.
Del Castillo and Wolfram Hardt
Towards a Unified Analysis Methodology of HW/SW Systems based on Abstract State Machines: Modelling of Instruction Sets
IN GI/ITG/GMM Workshop: Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen, March 1998.
Towards a Unified Analysis Methodology of HW/SW Systems based on Abstract State Machines: Modelling of Instruction Sets
IN GI/ITG/GMM Workshop: Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen, March 1998.
Wolfram Hardt and Bernd Kleinjohann
Flysig: Towards High Performance Special Purpose Architectures by Joining Paradigms
IN 7th Nasa Symposium on VLSI Design, January 1998.
Flysig: Towards High Performance Special Purpose Architectures by Joining Paradigms
IN 7th Nasa Symposium on VLSI Design, January 1998.
1997
Wolfram Hardt and Bernd Kleinjohann
Eine Asynchrone Datenflußarchitektur für Eingebettete Systeme
IN 4. ITG/GI-Fachtagung Architektur von Rechensystemen, WS Zielarchitekturen Eingebetteter Systeme, September 1997.
Eine Asynchrone Datenflußarchitektur für Eingebettete Systeme
IN 4. ITG/GI-Fachtagung Architektur von Rechensystemen, WS Zielarchitekturen Eingebetteter Systeme, September 1997.
Wolfram Hardt
HW/SW-Interface mit Pipeline-Struktur auf VHDL-Basis
IN 3. ITG/GI/GMM-Workshop Hardwarebeschreibungssprachen und Modellierungsparadigmen, TU Chemnitz, Fakultät für Informatik, Professur Rechnersysteme, D-09107 Chemnitz, Deutschland, February 1997.
HW/SW-Interface mit Pipeline-Struktur auf VHDL-Basis
IN 3. ITG/GI/GMM-Workshop Hardwarebeschreibungssprachen und Modellierungsparadigmen, TU Chemnitz, Fakultät für Informatik, Professur Rechnersysteme, D-09107 Chemnitz, Deutschland, February 1997.
Seiten: << < 1 .. 42 43 44 45 46 .. 50 > >>
